## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-023119

(43)Date of publication of application: 31.01.1987

(51)Int.CI.

H01L 21/58

(21)Application number : 60-161937

(71)Applicant: HITACHI LTD

HITACHI VLSI ENG CORP

(22)Date of filing:

24.07.1985


(72)Inventor: MATSUNAGA TOSHIHIRO


TATE HIROSHI

#### (54) SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To correctly indicate the mounting position of the pellet and to form a highly reliable semiconductor device by a method wherein the positioning pattern for indicating the mounting position of the pellet of the substrate is formed of a conductive material also serving as the wirings for power source supply. CONSTITUTION: A rectangle-shaped positioning pattern 7 is formed on the center part deeper than the lead wiring layers 6 on a packaged substrate 3. This positioning pattern 7 is formed by evaporating such a metal layer as an Al layer in the same manner as the lead wiring layers 6. Accordingly when the lead wiring layers 6 are formed, the positioning pattern 7 can be formed at the same time as the formation of the layers 6. The positioning pattern 7 keeps an electrical conduction with the prescribed lead wirings 6 at the prescribed positions, and the lead wiring 6 are electrically connected with the lead pins for power supply of lead pins 2 mounted on the back surface of the packaged substrate 3. Accordingly, the positioning pattern 7 is in a state that the supply voltage is impressed on the positioning pattern 7 via the lead pins for power supply.





#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

DEST AVAILABLE COPY

⑲ 日本国特許庁(JP)

⑩特許出願公開

## ⑫公開特許公報(A)

昭62-23119

⑤Int Cl ⁴

識別記号

庁内整理番号

母公開 昭和62年(1987)1月31日

H 01 L 21/58

6732-5F

審査請求 未請求 発明の数 1 (全4頁)

半導体装置

> 创特 頤 昭60-161937

御出 餌 昭60(1985)7月24日

砂発 明 者 松永 饄

小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

73発 明者 箱 宏

小平市上水本町1479番地 日立超エル・エス・アイエンジ

ニアリング株式会社内

砂出 願 人 株式会社日立製作所 砂出 願 人

日立超エル・エス・ア

東京都千代田区神田駿河台4丁目6番地 小平市上水本町1479番地

イエンジニアリング株

式会社

29代 理 人 弁理士 小川 勝男

外1名

#### 発明の名称 半導体装置

#### 特許請求の範囲

)

- 1. 基板上のペレット取付け位置を指示するため の位置決めパクーンが電源供給用配線を兼ねた導 穏性材料で形成されてなることを特徴とする半導 体结法.
- 2. 導電性材料からなる位置決めパターンが基板 の裏面に所定形状で形成されたアルミニウム層で あることを特徴とする特許請求の範囲第1項記載 の半導体装置。
- 3. 位置決めパターンが基板の表面に形成された 配線パターンと同時に形成されたものであること を特徴とする特許請求の範囲第1項もしくは第2 ・項記載の半導体装置。
- 4. 蒸板上へのペレットの取付けが樹脂系の接合 材によってなされていることを特徴とする特許請 求の範囲第1項記載の半導体装置。
- 5. 基板がプリント基板からなり、位置決めパタ ーンがブリントな坂の配線材によって形成されて

なることを特徴とする特許請求の範囲第1項記載 の半温体装置。

#### 発明の詳細な段明

#### 【技術分野】

本発明は、半導体装置、特に半導体装置のペレ ット付け技術に適用して有効な技術に関する。

#### 〔背景技術〕

半導体装置の製造工程において、パッケージ基 仮等のペレット取付け落板にペレットを取付ける、 いわゆるペレット付け工程があるが、このときに 前記基板上の所定位置にペレットを如何にして正 瞳に載置するかがその後のワイヤボンディング等 の良否に大きく影響する。

すなわち、ペレットが所定位置からずれた部位 に接合されているときにはワイヤポンディングも 正確な位置で行うことが不可能となり、製品不良 につながるためである。

この点について、基板上の所定部位に位置決め パターンを設けることが考えられる。

ところで、上記のような位置決めパターンは単

#### 特開昭62-23119 (2)

にベレットの位置次めだけのために設けられるため、ベレット接合後は何らの利用もなされていないことが本発明者によって明らかにされた。

なお、ペレット付けの技術について説明されている例としては、株式会社工業調査会、昭和59年11月20日発行「電子材料1984年11月時期田、超し51製造・試験装置ガイドブック」P108~P113がある。

#### 【発明の目的】

本発明の目的は、多目的な用途を有する位置決めパクーンを値えたパッケージ基板を供給して信頼性の高い半導体装置を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および抵付図図から明らか になるであろう。

#### [発明の概要]

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。

すなわち、 基板上のペレット取付け位置を指示 するための位置決めパターンが電源供給用配線を

の一端部が各々前記基板3の中央方向に延設されており、被ボンディングポストとしてのインティットを形成している。一方、リード配線ではたり、一方を形成している。一方の運動に配設されたり、一方の運動には近いなり、には近野6のさらのでは、アージを板の位置決めパターンでは、アルミニウム等の金属の形成されている。したかってリード配線階6を形成されている。したかってリード配線階6を形成されている。したかってリード配線階6を形成する際に同時に位置決めパターンである。

位置決めパターンでは所定位置で所定の前記り ード配線 6 と電気的準調が保たれている。このリード配線 6 はパッケージ基板 3 の背面のリードピンと電気的に接 次2 のうちの電源供給用リードピンと電気的に接 続されているものである。したがって、位置決め パターンでには前記電源供給用のリードピンを経 て電源電圧が印加された状態となっている。

一方、本実旋例のペレット(はシリコン(Si

雅ねた導電性材料で形成された半導体装置構造とすることにより、ペレットの位置次めパターンをペレットの取付け後は電源供給用配線として使用でき、しかもこれにより電源供給をペレットの周囲から自由に行うことができるため、安定した電源供給を得ることができ、信頼性の高い半導体装置を提供することができる。

#### [実旋例1]

第1回は本発明の一実施例である半導体装置の パッケージ装板を示す平面図、第2回は本実施例 の半導体装置の全体を示す断面図である。

本実施例1の半導体装置しはピングリッドアレイパッケージ (PGA) 形状の気密封止型半導体装置であり、裏面にリードピン2がマトリクス状に配数されたセラミックからなるパッケージ基板3にペレットもが取付けられ、キャップ5により気密封止がされているものである。

パッケージ基板 3 の表面には例えばアルミニウム等の金属の悪者により、所定形状のリード配線 層 6 が形成されている。このリード配線層 6 はそ

)からなるペレット基板8の上に一ないしは二以上の小ペレット3が取付けられたいわゆるマザーチップ型のペレットである。このペレット基板8(マザーチップ)にはその表面の周辺近くに複数のボンディングパッド10を有しており、このボンディングパッド10から延設された配線上(図示せず)の所定位置に小ペレット3が半田パンプー1を介してフェイスダウンボンディングで接合されたものである。

上記ペレット4のパッケージ基板3への取付けは、例えばまず液状のシリコーンゴム等からなる接合材12をパッケージ基板3の中央部に所定量でした後に、位置決めパターン7を基準にしていた。このとき、ペレット4の報道による表面限力によりがはの接合材12が所定位置から流れ出すことがの接合材12が所定で形成することによってを対12の決出を助止することができる。

### 特開昭62-23119 (3)

このようにしてパッケージ基板3上にペレット4を接合した後に、ワイヤボンディングにもとべいからには3上の各リード配線階通過からに、ウイヤボンディングにもとべ口のではからなるワイヤ13の一端を加速が10に伊圧を13の他端部分には13の他端部分には13の他端部分に対してアイヤ13の他端部の定部分に対してアイヤ13の他端部のでは13の余線部分を切断してなされるものなる。

ところで、前記位置決めパターン1には前述のように、一定の電源電圧が印加された状態となっているため、電源供給のためのペレット基板 8 からのワイヤボンディングに自由度をもたせることができる。そのため、ペレット 4 上での電源用の引き回し配線が不要となり、安定した電源供給を行うことができる。

١,

電性材料で形成された半導体装置構造とすることにより、ペレットの位置決めパターンをペレットの取付け後は電源供給用配線として使用できるため安定した電源供給を得ることができ、値額性の高い半導体装置を提供することができる。

図、前記(I)により、ペレットの取付け位置を正確 に指示することができるため、ペレットの位置す れによりポンディング不良を助止することができ る。

(3)、位置決めパターンを一定の厚さで形成することにより、ペレット接合材の流出を防止することができる。

(4). 位置決めパターンをペレットの取付け位置の 前面に形成することによって、電気抵抗を低減し ・て安定した電源供給を得ることができる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本発明は前記実施例 に限定されるものではなく、その要旨を逸脱しない範囲で値々変更可能であることはいうまでもない。 ワイヤボンディングの終了後、パッケージ基板 3にはアルミナ等からなるキャップ 5 が低融点ガ ラス 1 5 によって取付けられて、ペレット 4 の気 密封止が連成される。

#### 【実施例2]

第3図は本発明の他の実施例である半導体装置のパッケージ基板、21を示す平面図である。

本実施例2のパッケージ基板21は実施例1で 説明したものと略同様のものであるが、位置決め パターン27の形状のみ異なるものである。

すなわち、本実徒例 2 では、第 3 図に示すよう 1)にベレットの取付け位置全面にわたってアルミニウムからなる議者層で位置決めパターン 2 7 が形成されたものである。このような構造の位置決めパターン 2 7 とすることにより、電源用配線の電気低抗を低減することができるため、さらに安定した電源供給を得ることができる。

#### 〔幼果]

(I). 基板上のペレット取付け位置を指示するため の位置次めパターンが電源供給用配線を兼ねた導

たとえば、ペレットの接合材についてはシリコーンゴムに限らず、ポリイミド樹脂あるいは扱ペースト等であってもよい。

またペレットについては、マザーチップ方式の ものについてのみ説明したが、単一のペレットで あってもよいことも勿論である。

さらに、ポンディング方式も実施例のものに限られず、超音波ポンディングのみによる方式等のものであってもよい。パッケージ基板 3 は、ガラスエボキシからなるような絶縁体とその裏面にはりつけられた導体層からなるいわゆるブリント基板から構成されても良い。

#### [利用分數]

以上の説明では主として本発明者によってなされた発明をその利用分野である、いわゆるピングリッドアレイ型半導体装置に適用した場合について説明したが、これに限定されるものではなく、たとえばリードレスチップキャリア型半導体装置 等の他のパッケージ形状の半導体装置に適用しても有効な技術である。

#### 図面の簡単な説明

第1回は本発明の実施例1の半頭体装置のパッケージ落板を示す平面図、

第2図は実施例1の半導体装置の全体を示す断 面図、


第3図は実施例2の半導体装置のパッケージ基 版を示す平面図である。

1・・・半導体装置、2・・・リードピン、3
・・・パッケージ基板、4・・・ペレット、5・・・キャップ、6・・・リード配線層、7・・・位置次めパターン、8・・・ペレット基板、9・・・小ペレット、10・・・ボンディングパッド、11・・・半田パンプ、12・・・接合材、13・・・ワイヤ(Au)、15・・・低融点ガラス、21・・・パッケージ基板、27・・・位置決めパターン。

代理人 弁理士 小 川 24



## 特開昭62-23119 (4)



# BEST AVAILABLE COPY